Je suis ingénieur d’études RTL avec 4 ans d’expérience. J’ai travaillé avec un noyau MIPS R6 sous licence. Mon objectif principal a été le développement et la maintenance d’un bloc IP et son intégration dans un SoC. Mes compétences comprennent :

· Vérification de blocs numériques simples.
· Débogage des échecs de test.
· Codage RTL dans Verilog et SystemVerilog.
· Développement de scripts pour les flux d’outils EDA.
· Réalisation de simulations et de synthèse de netlists au niveau du portail.
· Utilisation de Linux, Bash et Python dans un environnement professionnel.