أنا مهندس تصميم RTL ولدي 4 سنوات من الخبرة. لقد عملت مع نواة MIPS R6 مرخصة. كان تركيزي الأساسي على تطوير وصيانة كتلة IP ودمجها في SoC. تشمل مهاراتي:

· التحقق من الكتل الرقمية البسيطة.
· فشل اختبار تصحيح الأخطاء.
· ترميز RTL في Verilog و SystemVerilog.
· تطوير البرامج النصية لتدفقات أدوات EDA.
· إجراء المحاكاة وتوليف قائمة الشبكة على مستوى البوابة.
· استخدام Linux و Bash و Python في بيئة احترافية.